関西大学学術リポジトリ >
1100 学部・機構・専門職大学院 >
理工系学部 >
Science and Technology reports of Kansai University = 関西大学理工学研究報告 >
Science and Technology reports of Kansai University-No. 50 >

このアイテムの引用には次の識別子を使用してください: http://hdl.handle.net/10112/12438

タイトル: Design Feasibility and Prospect of High-Performance Sub-50-nm-Channel Silicon-on-Insulator Single-Gate SOI MOSFET
著者名: OMURA, Yasuhisa
YOSHIMOTO, Kazuhisa
著者の別表記: 大村, 泰久
吉本, 一久
キーワード: 関西大学
Kansai University
SOI MOSFET
planar
single gate
minimum channel
ITRS road map
high speed
low standby power
論文発行年月日: 2008年3月20日
出版者: Kansai University
雑誌名: Science and Technology reports of Kansai University = 関西大学理工学研究報告
巻: 50
開始ページ: 29
終了ページ: 44
抄録: This paper describes advanced results of our evaluation of the minimum channel length (Lmin). For the first time, we have added the constraint of subthreshold swing to that of threshold voltage, which has already been proposed. The Lmin definition that includes the subthreshold swing constraint successfully yields a design guideline for low standby power applications, while the Lmin definition based on the threshold voltage constraint does the same for high-speed applications. In contrast to previous predictions, simulation results indicate that the planar single-gate SOI MOSFET promises better performance, clearing the ITRS roadmap until at least 2007 for low standby power applications.
内容記述: ELECTRICAL AND ELECTRONIC ENGINEERING, 50th anniversary edition
資料種別: Departmental Bulletin Paper
URI: http://hdl.handle.net/10112/12438
ISSN: 04532198
書誌レコードID: AA12314657
著者版フラグ: publisher
出現コレクション:Science and Technology reports of Kansai University-No. 50

このアイテムのファイル:

ファイル 記述 サイズフォーマット
KU-1100-20080320-03.pdf767.49 kBAdobe PDF
見る/開く

このリポジトリに保管されているアイテムは、他に指定されている場合を除き、著作権により保護されています。

 

Valid XHTML 1.0! Powered by DSpace Software Copyright © 2002-2007 MIT and Hewlett-Packard - ご意見をお寄せください ご利用にあたって PAGE TOP